Glossaria.net

Glossaire VHDL / Terme

Post fit/route simulation (gate level simulation)

Simulation temporelle (avec indication des délais de propagation de signaux).

Lien permanent Post fit/route simulation (gate level simulation) - Date de création 2021-06-27


< Port Glossaire / VHDL Programming >