Programmation des antifusibles des circuits OTP (CPLD ou FPGA). Chargement de la configuration dans un circuit non volatile avec conservation de l’information à la mise hors tension du circuit (circuit CPLD reprogrammable, ou mémoire annexe PROM d’un circuit FPGA SRAM).